M E N U

Previous Doc Next Doc Go to Doc# First Hit

Generate Collection

L1: Entry 1 of 1

File: JPAB

Jun 8, 1988

PUB-NO: JP363136259A

DOCUMENT-IDENTIFIER: JP 63136259 A

TITLE: VECTOR PROCESSOR

PUBN-DATE: June 8, 1988

INVENTOR-INFORMATION:

NAME

COUNTRY

TAKAHATA, MASAMI

AOKI, YUJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

HITACHI COMPUT ENG CORP LTD

APPL-NO: JP61281820

APPL-DATE: November 28, 1986

INT-CL (IPC): G06F 15/347; G06F 12/08; G06F 12/10

ABSTRACT:

PURPOSE: To perform conversion of addresses without deteriorating the throughput of memory access by arranging plural table reference requests into a single one and referring to the same entry of an address conversion table.

CONSTITUTION: The logical addresses $a0\sim a3$ which are calculated in parallel by address adders $5-0\sim 5-3$ are set at registers $6-0\sim 6-3$ with a synchronizing signal 19. The outputs of registers 6-0 and 6-2 are compared with the outputs of registers 6-1 and 6-3 by comparators 7-0 and 7-1. The comparison results $21-0\,(=0)$ and $21-1\,(=1)$ are delivered since $a0\neq a2$ and a1=a3 are satisfied. In case the element space value is smaller than 1/3 block size, the address selection signals 24-0 and 24-1 are set at 0 and 1 respectively. Thus addresses a0 and a3 are supplied to address conversion tables 9-0 and 9-1 respectively and physical addresses b0 and $b1\sim b3$ are obtained. The selection signals 13-0 is set at 0 in a table reference control circuit 10 together with selection signal $13-1\sim 13-3$ set at 1 respectively. Thus the addresses b0, $b1\sim b3$ received from each table are sent to a main memory control mechanism SCU via registers $16-0\sim 16-3$.

COPYRIGHT: (C) 1988, JPO&Japio

⑫ 公 開 特 許 公 報 (A) 昭63-136259

@Int_Cl_4

識別記号

厅内整理番号

母公開 昭和63年(1988)6月8日

G 06 F 15/347 12/08

A - 8320-5B U-7927-5B

Č-7927-5B

審査請求 未讀求 発明の数 1 (全6頁)

69発明の名称 ベクトル処理装置

12/10

20特 頭 昭61-281820

22出 昭61(1986)11月28日

冗発 明 者 高 畑 正

神奈川県寮野市堀山下1番地 日立コンピュータエンジニ

アリング株式会社内

②発 眀 者 霄 木 雄

神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川

工場内

①出 顔 株式会社日立製作所 人

日立コンピュータエン

東京都千代田区神田駿河台4丁目6番地

神奈川県察野市堀山下1番地

ジニアリング株式会社 の代 理 人

弁理士 小川 勝男

外1名

明

1. 発明の名称

の出

夢

ベクトル処理装置

- 2. 特許請求の範囲
 - (1) 要素並列制御方式をとるベクトル処理装置に おいて、複数製薬の給理アドレスを放列に計算 する複数のアドレス計算手段と、アドレス計算 の結果得られる論理アドレスを物理アドレスに 変換する前記アドレス計算手段と異なる個数の 複数のアドレス変換手段と、前記複数のアドレ ス計算手段から送出される論理アドレス列を相 瓦に比較し、該論理アドレス列が論理アドレス 空間の局所窓間に属するとき、複数の論理アド レス列から1 鎖のアドレス変換リクエストを生 成する制御手段と、前記複数のアドレス計算手 段から送出される論理アドレスがおのおの異な る局所範囲に属するとき、アドレス列生成ピッ チをアドレス変換ピッチに一致するように減少 せしめる制御手段を具備していることを特徴と するペクトル処理装置。

3.発明の詳細な説明

(産業上の利用分野)

本発明はベクトル処理装置に係り、特に要素能 列制御方式のベクトル処理装攬におけるアドレス 変換機構に関する。

[従来の技術]

大規模の科学技術計算に使用されるペクトル処 理装置は大容量の主記憶と高い演算スループット とを特徴とするが、主記憶へのアクセスについて はアドレス計算結果をそのまゝ使用する実アドレ ス方式であるために多点プログラミング財境下に おける主記憶の利用効率は十分ではなかった。

従来、ベクトル処理装置におけるユーザ・ジョ ープの動的再配置については、栽廃レジスタによ るアドレス修飾によってロード・モジュール内の アドレスの再計算を実行時に行う方式があるが (リャード・M・ラッセル:CRAY-1コンピ ュータ・システム。日経マグロウヒル。P、29 0~292、1982)、ページングを可能とす るような動的アドレス変換機構による仮想記憶力

式には至っていない。

[発明が解決しようとする問題点]

ペクトル処理装置において、動的アドレス変変変機構の構成を困難にしている理由は、アドレス変変変換を伴うオペランド参照の高スループットを確保できない点にある。ペクトル処理装置においるためにある。ペクトル処理装置におけるアドレス計算、アドレス変換、メモリ・リクエスト発行のする。要者では、近常のスループットに応じて並列に処理される。との実力が増大する。

本発明の目的は、要素並列制御方式のベクトル 処理装置において、主記憶上に等間隔に配置され るベクトル・データのアクセスについて、並列妥 素数に依存しないハードウェア量にて最少照のス ルーブット低下でアドレス変換を処理する動的ア

を変化させるリクエスト・ピッチ 制御回路とを設ける.

〔作 用〕

リクエスト・ピッチ制御回路はベクトル・デー タの製薬間隔値をブロック・サイズと比較し、上 ドレス変換機構を有するベクトル処理装置を提供 することにある。

[問題点を解決するための手段]

本発明は、先頭要素アドレスと要素間隔値とに よって記述されるペクトル・データの複数の必要 の絵理アドレスを並列に計算するアドレス加減器 と、アドレス計算の結果得られる論理アドレスを 主記憶上のアドレス付けに用いられる物理アドレ スに変換する最底2個のアドレス変換テーブルと、 並列に計算された複数の論理アドレスを比較し、 比較精規に共づいて複数のテーブル参照要求を1 倒にまとめ、アドレス変換テーブルに入力し、被 数の物理アドレスを飼時に生成するテーブル参照 制御回路と、アドレス変換の結果得られる複数の 物理アドレスの间期を取り、主記憶制御機構に対 してフェッチ、ストア等のアクセス要求を発行す るメモリ・リクエスト制御回路と、ベクトル・デ ータの要素間隔値をプロック・サイズと比較し. テーブル参照要求を圧縮できない場合を検出し、 アドレス計算。メモリ・リクエスト発行のピッチ

記テーブル参照要求の圧縮の可否を判定する。並 列製素数がM個。アドレス変換テーブルがN個の 擬合(M>N)には、関値はブロック・サイズの (N-1)/(M-1)である。要素間隔鏡が該 閩儀より小さい場合には同一要素並列におけるテ ーブル参照要求は高々N観に圧縮され、アドレス 計算と同じピッチでアドレス変換を事行可能であ る。要素間隔鏡が調値より大きい場合には同一裏 素並列におけるテーブル参照要求はN+1個から 最大M個となる。この場合にはアドレス変換をア ドレス計算と同じピッチで実行するのは不可能で ある。したがって、アドレス計算のピッチを務し、 アドレス変換のピッチに合せる。リクエスト・ピ ツチ制御回路は上記の2つの場合を歳期し、アド レス加算器、テーブル参照制御回路。メモリ・リ クエスト制御回路の動作ピッチを設定する。 `

テーブル参照制御回路は、アドレス計算によって同時に得られる複数の論理アドレスを選択し、アドレス変換テーブルを参照し、物理アドレスを 生成する処理を制御する。複数のテーブル参照要 求を 1 傾にまとめることが可能である場合には辞 塩アドレスを比較し、アドレスの一致する同一ブ ロックに属する谷照要求を1個としてアドレス変 換テーブルに入力し、対応する物理アドレスを得 る。同一娶素並列に計算されたすべての要素が同 ーのブロックに属する場合にはアドレス変換テー ブルに対応する1個のエントリを谷照すればよい。 同一要素並列に計算された前半の要素と後半の要 潔とが別々の2個のブロックに属する場合には2 個のアドレス変換テーブルにて各々のエントリを 参照すればよい、各要素とブロックとの対応付け は論理アドレスの一致によってなされ、対応付け に従って物理アドレスが生成される。複数のテー ブルな照要求を1個にまとめることが不可能な場 合には、同一契済並列にアドレス計算された複数 の要素のアドレス変換を(並列要素数) /2マシ ン・サイクルかけて迷次的に実行する。各要素の テーブルお照は定められた順序に従って実行され る。すべての要素についてテーブル参照が完了する。 ると、同期がとられ、メモリ・リクエストの発行

が可能となる。

(爽 旅 例)

以下、本発明の一実施例について透雨により説明する。

第1因は本発明を適用した要素並列制御方式の ベクトル処理装置の一実施例で、特にアドレス計 算に関係する部分の構成例を示したものである。 第1回において、1はベクトル・データの先頭要 料を保持するアドレス·レジスタ(VAR)。 2 は妥素間隔阂を保持するインクリメント・レジス タ (VIR)、 3 は要素問賠値をデコードするデ コーダである。4はデコーダ3のデコード結果を 受けて、アドレス計算、メモリ・リクエスト発行 のビッチを変化させるリクエスト・ピッチ制御回 路である。5はVAR1とVIR2の内容を入力 として論理アドレスを計算するアドレス加算器で、 こゝでは510~5-3の4個からなるとしてい る。6-0~6-3は各アドレス加算器6-0~ 5-3に対応して設けたレジスタである。7は2 個の論理アドレスを比較するコンパレータで、こ

*では7-0と7-1の2個からなるとしている。 8-0と8-1はそれぞれ一つの論理アドレスを 選択するセレクタである。9は論理アドレスを物理アドレスに変換するアドレス変換テーブルで、 こ *では9-0と9-1の2個からなるとしている。10はアドレス変換テーブル9の参照を制御 するテーブル参照制御回路である。12-0~1 2-3はそれぞれ一つの物理アドレスを選択する セレクタ。11-0~11-3および16-0~ 18-3はレジスタである。15は主配像制御機 様に対してフェッチ、ストア等のアクセス要求を 発行するメモリ・リクエスト制御回路である。

本実施例において、アドレス計算は4要素/1マシン・サイクルで処理される。アドレス変換テーブル参照は2要素/1マシン・サイクルで処理される。ベクトル・データの要素関隔値がプロック・サイズの1/3より小さい場合には、周一要素並列に計算された複数の論理アドレスの中に同一ブロックに属するものがあるので、実質的にテーブル4度を必要とするのは高々2要素である。

この場合には、アドレス計算、テーブル参照、メモリ・リクエスト発行を1マシン、サイクル・ピットで処理可能である。そうでない場合には2マシン・サイクル・ピッチで処理しなければならない。

上記条件はブロック・サイズを 4 K = 4 0 9 6 バイトとしたとき 3 × (要素間隔値) < 4 0 9 6 として表わされる。すなわち、要素間隔値の閾値は 1 3 6 6 である。正確には要素の額長の整数値でなければならないから、4 パイト、データの場合 1 3 6 4 . 8 パイト・データの場合 1 3 6 0 である。

デコーダ 3 は V I R 2 の 値をデコードし、リクエスト・ピッチ 制御 回路 4 に送る・リクエスト・ピッチ 制御 回路 4 は該デコード 結果と 結長によって 異なる 副額と から 動作ピッチを定める。 すなわち、 1 マシン・サイクル・ピッチ 動作の 場合 は で とし、 2 マシン・サイクル・ピッチの 場合は "1"とする・ 該モード 信号 2 と同期 化信号 1 9 とによって アドレス 加算 終 5

におけるアドレス計算、メモリ、リクエスト制御 回路15におけるメモリ・リクエスト発行のピッ チを変える。テーブル会配制毎回路10は別の周 期化信号23によって制御される。

はじめ第1回、第2回によって1マシン・サイ クル・ピッチのアドレス変換テーブル参照動作を 説明する。 第2 図はアドレス変換テーブル9の参 照ルールを示すものである。。 製券間隔値がプロ ック・サイズの1/3より小さい場合には、同一 要素並列に計算された複数の論理アドレスは最大 2個のブロックに分布する。このときブロックを クロスする要素位似によって、第2回の左側の様 に4つに場合分けされる。場合の歳別は4要素の 論理アドレスを 2 製剤毎に比較することによって 行う。比較の対となるのは0番と2番、1番と3 番である。論期アドレスは要素番号順に単観に増 加または減少するので、該組み合せによりブロッ クをクロスする要素位置を正確に認識することが 可能となる。またアドレス変換テーブルを参照す る鉛地アドレスとしては0番と3番を遊べばよい。 スを代表し、3番は後半の倫理アドレスを代表す るからである. 今、闽一要義並列に計算される論理アドレスを

0 帯は異なる 2 似のブロックの前半の論期アドレ

a. a. a. a. a.、対応する物理アドレスをb o, b,, b,, b,とし、aoとa,との心でブロッ クをクロスするものとする。アドレス加算45-0~5-3によって並列に計算された論理アドレ スa。~a。は、リクエスト・ピッチ制御回路4が 発生する阿別信号19によってレジスタ6-0~ 6-1に毎サイクルセットされる。レジスタ6-0と6-2の出力はパス20-0,20-2を介 しアドレス・コンパレータ7-0に入力される。 第2図よりa。ギa。であるから比較結果21-0 は"0"となる。レジスタ6-1と6-3の出力 はパス20-1,20-3を介しアドレス・コン パレータ7-1に入力される。同様にaュ=a,で あるから比較結果21-1は"1"となる。また、 要素間隔値がブロック・サイズの1/3より小さ い場合、アドレス、セレクト値号24-0は"0"

であり、論期アドレスa。がレジスタG-0から アドレス・セレレタ8-0を介しアドレス変換テ ーブル9 - 0 に入力される。アドレス・セレクト 信号24-1は"1"であり、綺瑚アドレスa。 がレジスタ6-3からアドレス・セレクタ8-1 を介しアドレス変換テーブルター1に入力される。 この結果、餘期アドレスa。が変換されて物理ア ドレスb。が、輪班アドレスa。が変換されて物理 アドレス b, ~ b, がそれぞれ得られる。

テーブル参照制御回路10において、アドレス 比較精巣21-0、21-1からセレクト値号1 3-0~13-3が生成され、アドレス変換テー ブル参照結果の選択の制御に用いられる。今の場 合、第2回より、セレクト信号13-0は"0"。 13-1~13-3は"1"である。従って、ア ドレス変換テーブル8-0の参照結果baはパス 27-0からセレクタ12-0を介しレジスタ1 1-0にセットされる。アドレス変換テーブル9 -1の参照結果 b. ~ b,はパス27-1からセレ クタ12-1~12-3を介しレジスタ11-1

~11-3にセットされる。レジスタ11-0~ 11-3はセット値号14-0~14-3によっ て毎サイクルセットされる。レジスタ11-0~ 11-3に得られた物理アドレスも。~ b,はレジ スタ16-0~16-3に転送され、メモリ・レ クエスト制御回路 15の制御の下に主記憶制御機 橋 (SCU) に対して送出される。

第3回は以上の動作のタイム・チャートを示し たものであるこ

次に第1回、第2回によって2マシン・サイク ル・ピッチのアドレス変換テーブル参照動作を説 明する。要素間隔値がブロック・サイズの1/3 以上の場合には、同一要素並列に計算された複数 の論理アドレスは3個または4個の異なるプロッ クに分布する。 よって 1 鍋のアドレス変換テープ ルにおいて2マシン・サイクルの間に2要薬を変 換することによって、全体として2マシン・サイ クル・ピッチで4 製剤を処理するようにする。こ のため、第1回に示す様に、鶴数希のアドレス加 算器1個と奇数器のアドレス加算器1個とに対し

て1個のアドレス変換テーブルをくゝり付けとする。2マシン・サイクルの内、前半では偶数番のアドレス加算器の出力を入力し、後半では奇数番のアドレス加算器の出力を入力する。両方のアドレス変換完了後、同期を取ってメモリ・リクエストを発行する。

今、側一要素並列に計算される論理アドレスを a x ~ a x 、 対応するアドレスを b o ~ b x とする。
アドレス加算器 5 - 0 ~ 5 - 3 の出力として同時にれる a o ~ a x は、セット信号 1 9 によって 時時にレジスタ6 - 0 ~ 6 - 3 にセットされる。た 女のセットは 2 マシン・サイクル毎に行われる。た 女の 2 サイクルの前半でセレクト信号 2 4 - 0 、 2 4 - 1 は "0"となり、 a 。がレジスタ6 - 0 からセレクタ8 - 1 を介してアドレス変換テーブル9 - 0 に入力され、 a x がレジスタ6 - 2 からセレクタ8 - 1 を介してアドレス変換テーブル9 - 1 に入力される。 女の 2 サイクルの後半ではセレクト信号 2 4 - 0 、 2 4 - 1 は "1"となり、 a x がレジスタ6 - 1 からセレクタ8 - 0 を介してアドレスタ6 - 1 からセレクタ8 - 0 を介してアドレスタ6 - 1 からセレクタ8 - 0 を介してア

ドレス変換テーブル9-0に入力され、a゚がシ ジスタ6-3からセレクダ8-1を介してアドレ ス変換テーブル9-1に入力される。1サイクル 秘過後、セレクト信号13-0,13-2が"O" となり、 b。がパス27-0からセレクタ12-O を介しレジスタ11-Oにセットされ、b..が パス27-1からセレクタ12-2を介しレジス タ11-2にセットされる。さらに1サイクル経 込後、セレクト信号13-0,13-1が"1" となり、 b 。がパス27-1からセレクタ12-1を介しレジスタ11-1にセットされ、b.が パス27-3からセレクタ12-3を介しレジス タ11ー3にセットされる。レジスタ11-0. 11-2へのセットとレジスタ11-1。11-3へのセットはセット信号14~0~14~3に よって能他的に成される。

物理アドレスのレジスタ11-0~11-3へのセットは、偽数番の要素と奇数番の要素とで1 マシン・サイクルの位相差を生じる。そこで、奇数番の要素のアドレス変換の完了時にセット信号

25によって同時にレジスタ16-0~16-3 にセットし、同期を取る様にする。 同期化後、メモリ・リクエスト制御回路15の制御の下にメモリ・リクエストがSCUに対して発行される。

第4回は以上の動作のタイム・チャートを示し たものである。

本実施例によれば、高々2級のアドレス変換テーブルによって、要素間隔値の小さなベクトル・データのアクセスにおけるアドレス変換をスルーブットの低下なく処理可能となる。

(発明の効果)

本発明によれば、要素並列制御方式のベクトル 処理装置において、並列要素数に依存しない個数 のアドレス変換テーブルによって、動的アドレス 変換を効率良く実行できる。特に主記憶上に等間 脳に配置されるベクトル・データの要素間隔値が ブロック・サイズに比較して小さい場合に、メモ リ・アクセスのスループットの低下なくアドレス 変換を実行できる。

4、対面の簡単な説明

第1図は本発明による要素並列制御方式のベクトル処理装置の一実施例のブロック図、第2図はアドレス変換テーブルの参照ルールを示す図、第3回及び第4図はアドレス参照テーブルの参照動作のタイム、チャートである。

1…アドレス・レジスタ、

2…インクリメント・レジスタ、

4 …リクエスト・ピッチ制御回路、

5…アドレス加算器、

7…アドレス・コンパレータ、


8 …アドレス・セレクタ、

9…アドレス変換テーブル、

10…テーブル参照制御回路.

15…メモリ・リクエスト新御回路。

代理人弁理士 小川勝男



21-0 21-1 3-0 13-1 13-2
Q. 402 Q. = Q.3
00.402 Q1=03 0
Q. # Q. Q. 4 Q3 Q
Q. = Q2 Q1 + Q3 1
¥-1:0

⋈

埰

